模擬晶體振蕩器IBIS模型是一種緊湊而安全的標準，用于模擬較大電路中的振蕩器。希望模擬石英晶體振蕩器性能的系統(tǒng)級設(shè)計人員可以利用Abracon提供的IBIS模型簡化和加快設(shè)計過程。下面的圖1顯示了IBIS的一個示例摘錄 型號，Abracon晶振ASDDV系列CMOS晶體振蕩器。

IBIS模型概述

IBIS模型表示緩沖器后的代表電路的輸入和輸出，如其余部分所見系統(tǒng)的一部分。為了實現(xiàn)這一點，IBIS模型保存行為信息，如電流與電壓和電壓與時間的關(guān)系，但不保存任何結(jié)構(gòu)信息。這種保存數(shù)據(jù)的方法石英晶體振蕩器建模時的信息安全優(yōu)勢，因為集成電路(IC)非常少要提取的數(shù)據(jù)。這種保存數(shù)據(jù)的方法的另一個優(yōu)點是它需要較少的處理能力，確定輸入/輸出動態(tài)，允許更快的模擬和分析。

輸入/輸出緩沖器信息規(guī)范

IBIS代表輸入/輸出緩沖器信息規(guī)范。因此，IBIS模型描述了模擬在輸入和輸出緩沖器之外，電路的其余部分看到的振蕩器行為。這些 緩沖區(qū)將建模零件的內(nèi)部元件與電路的其余部分分開，因為每個焊盤振蕩器的等效電路。圖2顯示了一個簡化的設(shè)計模型，它將內(nèi)部振蕩器電路與其所在的更大系統(tǒng)隔離開來。

Oscilent模擬436-50.0M-3EN-TS-TR振蕩器輸出性能的IBIS模型

該模型使用電源和接地箝位來確保電壓保持在可接受的范圍內(nèi)， 相對于振蕩器Vdd和地。這也意味著等效電路可以表示為 封裝電阻、電感和電容。為每個焊盤保存行為信息，以 確定它將如何與電路的其余部分相互作用。這包括電流與電壓的關(guān)系 如上拉、下拉、電源箝位和接地箝位信息，以及電壓與時間數(shù)據(jù)，如 上升和下降波形。

隱私優(yōu)勢

IBIS模型可以共享關(guān)于石英晶體振蕩器行為的信息，而很少透露關(guān)于 集成電路的設(shè)計與相比，IC組件和設(shè)計被識別的風險降低 因為IBIS模型不保存關(guān)于IC的任何結(jié)構(gòu)信息。

用戶可以檢查振蕩器產(chǎn)品結(jié)構(gòu)模型的內(nèi)部情況。IBIS模型， 然而，是行為模型，這意味著它們記錄電流、電壓和 稍后在模擬電路中重復(fù)的時間。這使得振蕩器的性能 整合到一個更大的系統(tǒng)的設(shè)計中，而不透露 振蕩器本身。表1是IBIS摘錄，顯示了Abracon石英晶振ASDDV的上升輸出波形系列CMOS振蕩器。

Oscilent模擬436-50.0M-3EN-TS-TR振蕩器輸出性能的IBIS模型

更快的模擬
IBIS模型允許比它們的結(jié)構(gòu)模型對應(yīng)物更快的模擬?；诮?jīng)驗測量，IBIS模型將行為信息保存為查找表，如表1所示。這些 查找表描述了振蕩器如何對電路的其余部分作出反應(yīng)，例如輸入I-V關(guān)系 和輸出波形(V-T)。這為軟件提供了預(yù)先測量的結(jié)果，而不是要求 它用來計算復(fù)雜集成電路中元件之間的相互作用，與 結(jié)構(gòu)模型，而只需要一小部分處理能力。

結(jié)論
相比之下，使用IBIS模型來表示晶體振蕩器可以實現(xiàn)更快、更安全的仿真 到常見的結(jié)構(gòu)模型對應(yīng)物。這是有價值的，因為它允許制造商分享 模擬工具讓他們的產(chǎn)品和設(shè)計師更自由地計算振蕩器的影響他們的設(shè)計簡單快捷。 Abracon驗證IBIS模型，以確保它們符合IBIS開放論壇標準，從而確保我們產(chǎn)品的模擬可靠性。在前面的例子中使用的IBIS模型(Abracon貼片晶振ASDDV系列晶體振蕩器)。