Pletronics差分晶振PECL時(shí)鐘和終端
來(lái)源：http://m.djbyg.com 作者：金洛鑫電子 2019年02月18
晶振的發(fā)展與人類的生活是息息相關(guān)的，從上世紀(jì)40年代開(kāi)始，石英晶體就作為主要的電子元器件黑線在我們身邊，在這幾十年中，頻率元件行業(yè)得到重大突破，無(wú)論是工藝還是技術(shù)，都達(dá)到非常高的標(biāo)準(zhǔn)，從KHZ，MHZ到GHZ，無(wú)不驗(yàn)證晶振的成長(zhǎng)?，F(xiàn)在國(guó)內(nèi)外各大晶振廠家和工程師，都在研發(fā)LVDS,LV-PECL差分晶振，因?yàn)樗鼘?duì)于現(xiàn)在的科技發(fā)展有著比較大的作用。LV-PECL，LCMOS，LVDS，ECL都是差分晶體振蕩器的輸出方式，從ECL開(kāi)始。
ECL的歷史：
ECL于1962年由摩托羅拉首次以IC形式引入，作為其單片發(fā)射極耦合邏輯（MECL1）。它是最古老的IC邏輯形式之一。這種形式的邏輯導(dǎo)致比DTL或TTL更快的運(yùn)行速度并且還很好地融入了IC流程：
它取決于電阻比，而不是絕對(duì)值；所有匹配的晶體管使設(shè)計(jì)更容易；晶體管工作在線性區(qū)域或關(guān)閉，從不處于飽和模式，這增加了處理步驟；讓晶體管快速恢復(fù)。
許多組件適合一個(gè)隔離區(qū)域，這導(dǎo)致有效的芯片尺寸。與其他解決方案相比，功耗非常高。所有設(shè)備的輸出都設(shè)計(jì)為終止，信號(hào)擺動(dòng)很小。這些要點(diǎn)賦予ECL獨(dú)特的特征。該ECL邏輯不斷發(fā)展，現(xiàn)在可用于GHz范圍。這是永遠(yuǎn)的縮小石英晶振尺寸，采用RFSiGe工藝實(shí)現(xiàn)低噪聲和最佳速度。
ECL如何連接系統(tǒng)：
上述邏輯門可以連接到其他門以開(kāi)始執(zhí)行系統(tǒng)功能。
為了獲得最佳性能，必須終止兩個(gè)輸出。如果只使用一個(gè)輸出，則為占空比和抖動(dòng)可能會(huì)受到不利影響。在此示例中，終止GATE1輸出，然后一個(gè)信號(hào)連接到另一個(gè)信號(hào)的GATE2,GATE2輸入可以來(lái)自系統(tǒng)中的某些其他ECL信號(hào)。由于邏輯電平以正引線為參考且邏輯電平較小，因此為正功率電源分配對(duì)于獲得最佳抗噪聲和抖動(dòng)性能至關(guān)重要。
LVDS和PECL輸入電平：
ECL邏輯如何工作：
基本門如下所示：
如果IN1和IN2均低于VBB，則：
•ICONST的所有電流都將通過(guò)Q3。實(shí)際上IN1和IN2只需要低于120mV用于R2中電流的VBB是R1中的電流的100倍。
•R1上的壓降僅為Q5的基極電流。邏輯高（VHI）則約為一個(gè)VBE（1二極管壓降）低于正電源。
•能夠連接到更多邏輯門而沒(méi)有晶體管處于飽和狀態(tài)（集電極電壓遠(yuǎn)低于基極電壓）的目標(biāo)，邏輯電平或擺幅需要大約為一個(gè)VBE。因此，邏輯低（VLO）約為兩個(gè)VBE量。如果IN1和IN2中的任何一個(gè)或兩個(gè)都高于VBB，那么：
•ICONST的所有電流都將通過(guò)Q1或Q2。實(shí)際上IN1和IN2只需要約120mV在VBB之上，R1中的電流是R2的100倍。
•R2兩端的電壓降僅為Q6的基極電流。邏輯高（VHI）則約為一個(gè)VBE（1二極管壓降）低于正電源。
•R1上的壓降約為一個(gè)VBE，因此OUT2將比正電源低約兩個(gè)VBE壓降。ECL型輸出是晶體管的發(fā)射極。沒(méi)有下拉，因此下拉必須是外部。這樣做有幾個(gè)原因：
•此邏輯旨在實(shí)現(xiàn)非常高的速度，因此需要終止線路以控制振鈴和來(lái)自傳輸線的反射結(jié)束。發(fā)射極跟隨器提供低阻抗輸出終端。
•端接通常在25歐姆至100歐姆范圍內(nèi)。這將導(dǎo)致IC中的功率過(guò)大如果在內(nèi)部完成。
•對(duì)于比正電源節(jié)點(diǎn)低2.0伏的節(jié)點(diǎn)，終端通常為50歐姆。
•執(zhí)行邏輯門時(shí)，輸出可以連接在一起。這形成了另一個(gè)稱為“線或”的邏輯點(diǎn)這不會(huì)增加任何增加的門延遲。
差分晶振LVDS和PECL輸出電平:
LVDS電平不隨電源電壓而變化，PECL輸出電平遵循電源電壓，顯示的值僅適用于標(biāo)稱電源電壓。
Pletronics Crystal公司PECLVCXO系列源自PE9器件，因此具有相同的特性作為PE9系列。
ECL，PECL和LV-PECL的區(qū)別是什么?
ECL，PECL或LV-PECL晶振之間沒(méi)有區(qū)別。對(duì)于這種類型的電路，負(fù)引線中的電流幾乎是恒定的，沒(méi)有開(kāi)關(guān)瞬變。該差分級(jí)用恒定電流源偏置。VBB推導(dǎo)支路是電阻性的而不是隨輸入水平而變化。正電源引線具有輸出瞬態(tài)，可為任何不匹配的容性負(fù)載充電。
選擇ECL從地面到負(fù)面供應(yīng)。因此，具有最大瞬態(tài)的器件引線連接到地平面。這導(dǎo)致了以地面和地面為參考的邏輯電平變得有點(diǎn)獨(dú)立于電源電壓。
由于許多系統(tǒng)采用5.0V的TTL或CMOS邏輯工作，設(shè)計(jì)人員開(kāi)始使用ECL，正極引線連接到+5.0V，負(fù)極引線接地。這增加了一些設(shè)計(jì)和布局需求但這也意味著系統(tǒng)中只需要少一個(gè)電源。因此，如果差分晶體振蕩器ECL是積極的，那么ECL是正ECL或PECL。值得注意的是，這是一個(gè)術(shù)語(yǔ)變化，但所涉及的IC不需要改變。
隨著時(shí)間的推移，系統(tǒng)電源電壓降低，通常降至3.3V和2.5V，以及術(shù)語(yǔ)低電壓正發(fā)射極耦合邏輯（LVPECL）被創(chuàng)造出來(lái)。
總結(jié)一下，ECL，PECL和LVPECL的原理圖可以相同，電阻值可能會(huì)發(fā)生變化較低的電壓。這些術(shù)語(yǔ)比基于技術(shù)的變化更基于市場(chǎng)營(yíng)銷。
Pletronics Crystal的PE7和PE9系列時(shí)鐘振蕩器的區(qū)別是什么？時(shí)鐘振蕩器？
Pletronics提供各種PECL輸出解決方案。這些解決方案都符合通常所接受的PECL晶振規(guī)范。這些在實(shí)現(xiàn)輸出頻率的方法上不同。
一般來(lái)說(shuō)時(shí)鐘信號(hào)就是差分信號(hào)，可以最大限度的減少電磁干擾和射頻干擾，而且頻率范圍可以從1.000MHZ~1000.000MHZ之間選擇，輸出的終端信號(hào)擁有低阻抗性。LV-PECL和PECL其實(shí)是一樣的，只是帶LV表示是低電源電壓的，差分信號(hào)輸出的石英晶體振蕩器電壓范圍最大不超過(guò)+5.0V，最低的才+1.8V，早已實(shí)現(xiàn)低電壓，低電流，因此許多人認(rèn)為沒(méi)必要再加LV了。
ECL的歷史：
ECL于1962年由摩托羅拉首次以IC形式引入，作為其單片發(fā)射極耦合邏輯（MECL1）。它是最古老的IC邏輯形式之一。這種形式的邏輯導(dǎo)致比DTL或TTL更快的運(yùn)行速度并且還很好地融入了IC流程：
它取決于電阻比，而不是絕對(duì)值；所有匹配的晶體管使設(shè)計(jì)更容易；晶體管工作在線性區(qū)域或關(guān)閉，從不處于飽和模式，這增加了處理步驟；讓晶體管快速恢復(fù)。
許多組件適合一個(gè)隔離區(qū)域，這導(dǎo)致有效的芯片尺寸。與其他解決方案相比，功耗非常高。所有設(shè)備的輸出都設(shè)計(jì)為終止，信號(hào)擺動(dòng)很小。這些要點(diǎn)賦予ECL獨(dú)特的特征。該ECL邏輯不斷發(fā)展，現(xiàn)在可用于GHz范圍。這是永遠(yuǎn)的縮小石英晶振尺寸，采用RFSiGe工藝實(shí)現(xiàn)低噪聲和最佳速度。
ECL如何連接系統(tǒng)：
上述邏輯門可以連接到其他門以開(kāi)始執(zhí)行系統(tǒng)功能。
LVDS和PECL輸入電平：
如果IN1和IN2均低于VBB，則：
•ICONST的所有電流都將通過(guò)Q3。實(shí)際上IN1和IN2只需要低于120mV用于R2中電流的VBB是R1中的電流的100倍。
•R1上的壓降僅為Q5的基極電流。邏輯高（VHI）則約為一個(gè)VBE（1二極管壓降）低于正電源。
•能夠連接到更多邏輯門而沒(méi)有晶體管處于飽和狀態(tài)（集電極電壓遠(yuǎn)低于基極電壓）的目標(biāo)，邏輯電平或擺幅需要大約為一個(gè)VBE。因此，邏輯低（VLO）約為兩個(gè)VBE量。如果IN1和IN2中的任何一個(gè)或兩個(gè)都高于VBB，那么：
•ICONST的所有電流都將通過(guò)Q1或Q2。實(shí)際上IN1和IN2只需要約120mV在VBB之上，R1中的電流是R2的100倍。
•R2兩端的電壓降僅為Q6的基極電流。邏輯高（VHI）則約為一個(gè)VBE（1二極管壓降）低于正電源。
•R1上的壓降約為一個(gè)VBE，因此OUT2將比正電源低約兩個(gè)VBE壓降。ECL型輸出是晶體管的發(fā)射極。沒(méi)有下拉，因此下拉必須是外部。這樣做有幾個(gè)原因：
•此邏輯旨在實(shí)現(xiàn)非常高的速度，因此需要終止線路以控制振鈴和來(lái)自傳輸線的反射結(jié)束。發(fā)射極跟隨器提供低阻抗輸出終端。
•端接通常在25歐姆至100歐姆范圍內(nèi)。這將導(dǎo)致IC中的功率過(guò)大如果在內(nèi)部完成。
•對(duì)于比正電源節(jié)點(diǎn)低2.0伏的節(jié)點(diǎn)，終端通常為50歐姆。
•執(zhí)行邏輯門時(shí)，輸出可以連接在一起。這形成了另一個(gè)稱為“線或”的邏輯點(diǎn)這不會(huì)增加任何增加的門延遲。
差分晶振LVDS和PECL輸出電平:
ECL，PECL和LV-PECL的區(qū)別是什么?
ECL，PECL或LV-PECL晶振之間沒(méi)有區(qū)別。對(duì)于這種類型的電路，負(fù)引線中的電流幾乎是恒定的，沒(méi)有開(kāi)關(guān)瞬變。該差分級(jí)用恒定電流源偏置。VBB推導(dǎo)支路是電阻性的而不是隨輸入水平而變化。正電源引線具有輸出瞬態(tài)，可為任何不匹配的容性負(fù)載充電。
選擇ECL從地面到負(fù)面供應(yīng)。因此，具有最大瞬態(tài)的器件引線連接到地平面。這導(dǎo)致了以地面和地面為參考的邏輯電平變得有點(diǎn)獨(dú)立于電源電壓。
由于許多系統(tǒng)采用5.0V的TTL或CMOS邏輯工作，設(shè)計(jì)人員開(kāi)始使用ECL，正極引線連接到+5.0V，負(fù)極引線接地。這增加了一些設(shè)計(jì)和布局需求但這也意味著系統(tǒng)中只需要少一個(gè)電源。因此，如果差分晶體振蕩器ECL是積極的，那么ECL是正ECL或PECL。值得注意的是，這是一個(gè)術(shù)語(yǔ)變化，但所涉及的IC不需要改變。
隨著時(shí)間的推移，系統(tǒng)電源電壓降低，通常降至3.3V和2.5V，以及術(shù)語(yǔ)低電壓正發(fā)射極耦合邏輯（LVPECL）被創(chuàng)造出來(lái)。
總結(jié)一下，ECL，PECL和LVPECL的原理圖可以相同，電阻值可能會(huì)發(fā)生變化較低的電壓。這些術(shù)語(yǔ)比基于技術(shù)的變化更基于市場(chǎng)營(yíng)銷。
Pletronics Crystal的PE7和PE9系列時(shí)鐘振蕩器的區(qū)別是什么？時(shí)鐘振蕩器？
Pletronics提供各種PECL輸出解決方案。這些解決方案都符合通常所接受的PECL晶振規(guī)范。這些在實(shí)現(xiàn)輸出頻率的方法上不同。
一般來(lái)說(shuō)時(shí)鐘信號(hào)就是差分信號(hào)，可以最大限度的減少電磁干擾和射頻干擾，而且頻率范圍可以從1.000MHZ~1000.000MHZ之間選擇，輸出的終端信號(hào)擁有低阻抗性。LV-PECL和PECL其實(shí)是一樣的，只是帶LV表示是低電源電壓的，差分信號(hào)輸出的石英晶體振蕩器電壓范圍最大不超過(guò)+5.0V，最低的才+1.8V，早已實(shí)現(xiàn)低電壓，低電流，因此許多人認(rèn)為沒(méi)必要再加LV了。
正在載入評(píng)論數(shù)據(jù)...
相關(guān)資訊
- [2026-02-04]安碁科技汽車級(jí)晶體AEC-Q200標(biāo)準(zhǔn)...
- [2026-02-02]瑪居禮HM系列展頻晶體振蕩器醫(yī)療...
- [2026-01-30]Jauch新型差分輸出振蕩器數(shù)據(jù)傳...
- [2026-01-29]泰藝半導(dǎo)體OA-U系列高頻高溫環(huán)境...
- [2026-01-28]晶振振蕩器中的IQD三劍客CMOS/H...
- [2026-01-27]瑞薩晶振從AI起源到智能設(shè)備的領(lǐng)...
- [2026-01-21]瑞薩從硅芯片到軟件RoXAIStudio...
業(yè)務(wù)經(jīng)理
客服經(jīng)理
